Micro-LED显示技术被视为下一代显示主流，但其封装环节的**水汽阻隔**与**侧壁钝化**仍是良率爬坡的致命瓶颈。当像素尺寸缩至50μm以下时，传统有机封装材料已无法满足WVTR（水蒸气透过率）<10⁻⁶ g/m²·day的严苛要求，这迫使产线必须引入真正的无机致密薄膜。

当前行业共识是，仅有CVD与ALD两类真空镀膜技术能胜任Micro-LED的超高阻隔需求。但两者在沉积机制、膜层应力与台阶覆盖率上存在显著差异——选错工艺，轻则膜层开裂，重则直接损伤发光层量子效率。

核心技术差异：从反应机理到工程边界

CVD（化学气相沉积）依赖高温气相反应，沉积速率可达10-50nm/min，适合制备数微米厚的SiO₂、SiNₓ缓冲层。然而其台阶覆盖率通常不足60%，在Micro-LED深宽比>3:1的侧壁结构上易形成“阴影效应”，导致尖端处膜厚急剧减薄。

相比之下，ALD（原子层沉积）利用自限制的饱和表面反应，将厚度控制精确到0.1Å/循环。以Al₂O₃为例，其台阶覆盖率可做到近100%，甚至能在5nm的深沟槽内实现无针孔覆盖——这正是Micro-LED侧壁钝化最需要的特质。态锐仪器实测数据表明，采用ALD沉积的Al₂O₃/TiO₂叠层结构，在85℃/85%RH环境下1000小时后，WVTR仍稳定在3.2×10⁻⁷ g/m²·day。

选型指南：别只看成本，要算综合良率账

对于量产线（≥4英寸晶圆），建议采用“CVD做厚层隔离 + ALD做功能界面”的混合路线。具体而言：

• 缓冲层/平坦化层：选用高密度PECVD的SiNₓ，厚度≥500nm，利用其压应力平衡后续ALD膜的张应力。
• 侧壁钝化层：仅用ALD的Al₂O₃（10nm）+ HfO₂（5nm）叠层，利用HfO₂的高介电常数抑制漏电。
• 水汽阻隔层：ALD制备Al₂O₃/ZrO₂纳米层压板，循环数控制在200-300周期，避免应力累积。

值得警惕的是，ALD的前驱体渗透问题。在Micro-LED的InGaN/GaN外延层上，如果沉积温度超过200℃，氨气残留可能造成量子阱热退化。态锐仪器的解决方案是采用等离子体增强ALD（PEALD），将衬底温度降至120℃以下，同时利用N₂自由基代替O₂，杜绝了InGaN表面氧化风险。

应用前景：从显示走向光互连与微机电

随着巨量转移技术成熟，单片集成Micro-LED驱动电路对薄膜沉积设备的均匀性（≤±1%）与颗粒控制（≥0.3μm颗粒<5颗/片）提出了更高要求。可以预见，未来3年内，具备原位多腔体集成能力的CVD/ALD混合系统将成为Micro-LED产线的标配。

态锐仪器正加速推进面向Gen.6玻璃基板的卷对卷ALD模块开发，其单位面积沉积成本有望降至现有方案的60%。届时，不仅显示封装，乃至Micro-LED微显示、柔性光互连芯片的薄膜封装都将迎来真正的工艺成熟期。